- difftest需要注释$(SIM_TOP_V),因为bazel会产出verilog源文件,不需要使用这个target
- 修改chisel.bzl中的root路径指向当前workspace所在目录,因为bazel我找了半天都没有找到获得pwd的方法,可能和其沙盒思想有关
- 设置NEMU_HOME, NOOP_HOME, DRAMSim3_HOME
mill resolve _
显示可用选项mill mill.scalalib.GenIdea/idea
为 idea 创建工程mill __.test.testOnly xxx.xxx
进行测试,mill __.test.testOnly gcd.GCDSpec
bazel build cpu:SimTop
构建SimTop外加difftest,使用自建的AXIMem(基于RAMHelper),生成的可执行程序在./bazel-out/k8-fastbuild/bin/cpu/build/emu
bazel build cpu:DRAM3Sim
使用DRAM3Sim仿真RAMbazel build cpu:ysyx
引入重命名的transform,并生成verilog代码bazel build cpu:OOODRAM3Sim
构建乱序核的仿真器./bazel-out/k8-fastbuild/bin/cpu/build/emu -i xxx.bin
运行仿真器- [TODO] difftest的构建在bazel里面复用了difftest自己的makefile,后期尝试全部使用bazel all in one