Skip to content
Pepijn de Vos edited this page Nov 17, 2024 · 3 revisions

DQCE

Ports

Port Size Direction
CE 1 input
CLKIN 1 input
CLKOUT 1 output

Verilog Instantiation

DQCE dqce_inst (
    .CE(CE),
    .CLKIN(CLKIN),
    .CLKOUT(CLKOUT)
);
Clone this wiki locally